開(kāi)關(guān)電源PCB板的電磁兼容性研究

隨著功率半導(dǎo)體器件性能的提高和開(kāi)關(guān)變換技術(shù)的革新，電力電子技術(shù)已經(jīng)廣泛地應(yīng)用到了各式各樣的電源設(shè)備中。目前，開(kāi)關(guān)電源的產(chǎn)品越來(lái)越趨向于小型、高速和高密度化。這種趨勢(shì)導(dǎo)致電磁兼容問(wèn)題變得越來(lái)越嚴(yán)重。電壓、電流的高頻開(kāi)關(guān)過(guò)程產(chǎn)生了大量的EMI（電磁干擾），這部分干擾若不予以限制，將會(huì)嚴(yán)重影響周?chē)姎庠O(shè)備的正常工作。所以，開(kāi)關(guān)電源的PCB設(shè)計(jì)是解決開(kāi)關(guān)電源電磁兼容性問(wèn)題的一個(gè)至關(guān)重要的方面。之所以把PCB看成是開(kāi)關(guān)電源設(shè)計(jì)中不可缺少的一個(gè)重要部件，是因?yàn)樗鼡?dān)負(fù)著開(kāi)關(guān)電源的電氣部件和機(jī)械部件的雙重連接作用，是減小電子設(shè)備的EMI設(shè)計(jì)中的關(guān)鍵。

1 PCB設(shè)計(jì)中的電磁干擾問(wèn)題

1.1 電磁耦合干擾

在電路設(shè)計(jì)中，電磁耦合干擾主要通過(guò)傳導(dǎo)耦合及共模阻抗耦合來(lái)影響其它電路。從EMC設(shè)計(jì)角度來(lái)講，開(kāi)關(guān)電源電路與普通數(shù)字電路不同，具有相對(duì)比較明顯的干擾源和敏感線路。一般來(lái)說(shuō)，開(kāi)關(guān)電源的干擾源主要集中在電壓、電流變化率大的元件和導(dǎo)線上，如功率場(chǎng)效應(yīng)管、快恢復(fù)二極管、高頻變壓器以及與之相連的導(dǎo)線。敏感線路主要是指控制電路和直接與干擾測(cè)量設(shè)備相連的線路，因?yàn)檫@些干擾耦合可能會(huì)直接影響到電路的正常工作以及對(duì)外發(fā)射的干擾水平。而共模阻抗耦合是當(dāng)兩個(gè)電路的電流經(jīng)過(guò)一個(gè)公共阻抗時(shí)，一個(gè)電路的電流在該公共阻抗上形成的電壓就會(huì)影響到另一個(gè)電路。

1.2串音干擾

印刷電路板（PCB）中帶線狀、電線、電纜間的串音干擾是印刷電路板線路中存在的最難克服的問(wèn)題之一。這里所說(shuō)的串音是較廣意義上的串音，不管其源是有用信號(hào)還是噪聲，串音是用導(dǎo)線的互容和互感來(lái)表示。例如，到PCB上某一帶狀線上載有控制和邏輯電平，與其靠近的第二條帶狀線上載有低電平信號(hào)，當(dāng)平行布線長(zhǎng)度超過(guò)10厘米時(shí)，預(yù)期產(chǎn)生串音干擾；當(dāng)一長(zhǎng)電纜載有幾組串行或并行高速數(shù)據(jù)和遙控線時(shí)，串音干擾也成為主要問(wèn)題?？拷碾娋€和電纜之間的串音是由電場(chǎng)通過(guò)互容，磁場(chǎng)通過(guò)互感引起的。

當(dāng)考慮在PCB帶線狀的串音問(wèn)題時(shí)，最主要的問(wèn)題是確定電場(chǎng)（互容）、磁場(chǎng)（互感）耦合哪個(gè)更主要。而確定那種耦合模型主要取決于線路阻抗、頻率和其他因素。一般來(lái)說(shuō)，在高頻時(shí)電容耦合是主要的，但是如果源或接收器之一或兩者采用屏蔽電纜并在屏蔽層兩端接地，則磁場(chǎng)耦合將是主要的。另外，在低頻一般有較低的電路阻抗、電感耦合是主要的。

1.3電磁輻射干擾

輻射干擾是由于空間電磁波的輻射而引入的干擾。PCB電磁輻射分為兩種類(lèi)型：差模輻射與共模輻射。多數(shù)情況下，開(kāi)關(guān)電源產(chǎn)生的傳導(dǎo)干擾以共模干擾為主，而且共模干擾的輻射作用遠(yuǎn)大于差模干擾，因此減少共模干擾在開(kāi)關(guān)電源的EMC設(shè)計(jì)中顯得特別重要。 _)(^$RFSW#$%T

2 PCB的干擾抑制步驟

2.1 PCB設(shè)計(jì)信息

在設(shè)計(jì)PCB時(shí)，需要了解電路板的設(shè)計(jì)信息，其包括如下：

（1）器件數(shù)量、器件大小、器件封裝；

（2）整體布局的要求、器件布局位置、有無(wú)大功率器件、芯片器件散熱的特殊要求；

（3）數(shù)字芯片的速率、PCB是否分為低速中速高速區(qū)、哪些是接口輸入輸出區(qū)；

（4）信號(hào)線的種類(lèi)速率及傳送方向、信號(hào)線的阻抗控制要求、總線速率走向及驅(qū)動(dòng)情況、關(guān)鍵信號(hào)及保護(hù)措施；

（5）電源種類(lèi)、地的種類(lèi)、對(duì)電源和地的噪聲容限要求、電源和地平面的設(shè)置及分割；

（6）時(shí)鐘線的種類(lèi)和速率、時(shí)鐘線的來(lái)源和去向、時(shí)鐘延時(shí)要求、最長(zhǎng)走線要求。

2.2 PCB分層

首先要確定在可以接受的成本范圍內(nèi)實(shí)現(xiàn)功能所需的布線層數(shù)和電源層數(shù)。電路板的層數(shù)是由詳細(xì)的功能要求、抗擾度、信號(hào)總類(lèi)的分離、器件密度、總線的布線等因數(shù)確定的。目前電路板已由單層、雙層、四層板逐步向更多層電路板方向發(fā)展，多層印制板設(shè)計(jì)是達(dá)到電磁兼容標(biāo)準(zhǔn)的主要措施，要求有：

（1）分配單獨(dú)的電源層和地層，可以很好的抑制固有共模干擾，并減小點(diǎn)源阻抗；

（2）電源平面和接地平面盡量相互鄰近，一般地平面在電源平面之上；

（3）最好在不同層內(nèi)對(duì)數(shù)字電路和模擬電路進(jìn)行布局；

（4）布線層最好與整塊金屬平面相鄰；

（5）時(shí)鐘電路和高頻電路是主要的干擾源，應(yīng)單獨(dú)處理。

2.3 PCB布局

印制板電磁兼容設(shè)計(jì)的關(guān)鍵是布局和布線，好壞直接關(guān)系到電路板的性能。目前電路板布局的EDA自動(dòng)化程度很低，需要大量的人工布置。在布局之前，必須確定盡量低的成本下滿足功能的PCB大小。如果PCB尺寸過(guò)大，布局時(shí)器件分布分散，則傳輸線可能會(huì)很長(zhǎng)，這樣造成阻抗增加，抗噪聲能力下降，成本也增加。如果器件集中放置，則散熱不好，鄰近走線容易產(chǎn)生耦合串?dāng)_。所以必須根據(jù)電路功能單元進(jìn)行布局，同時(shí)考慮到電磁兼容、散熱和接口等因素。進(jìn)行整體布局時(shí)應(yīng)遵循一些原則：

（1）按照電路信號(hào)的流程來(lái)安排各功能電路單元，使信號(hào)流通保持方向一致；

（2）以每個(gè)功能電路單元核心元件為中心，別的元件圍繞它進(jìn)行布局；

（3）盡可能縮短高頻元器件之間的連線，設(shè)法減小它們的分布參數(shù)；

（4）易受干擾的元器件相互間不能太近，輸入輸出元件要遠(yuǎn)離；

（5）對(duì)于電源線、高頻信號(hào)線和一般走線之間要防止相互耦合。

2.4 PCB的布線

（1）布線原則

布線時(shí)，要對(duì)所有信號(hào)線進(jìn)行分類(lèi)。先布時(shí)鐘，敏感信號(hào)線，再布高速信號(hào)線，在確保此類(lèi)信號(hào)的過(guò)孔足夠少，分布參數(shù)特性好以后，再布一般的不重要的信號(hào)線。應(yīng)該遵循的原則有：

1）輸入輸出端的導(dǎo)線盡量避免相鄰長(zhǎng)距離的平行；為減少長(zhǎng)平行走線的串?dāng)_，可增大線條間距，或走線間插入地線；

2）線路板上的寬度不要突變，導(dǎo)線不要突然拐角，盡可能保持線路阻抗的連續(xù)，印制傳輸線拐彎處一般走圓弧或成135°角；

3）特別注意高頻電路的電源和地線分配問(wèn)題；

4）減小電流流通過(guò)程的導(dǎo)線環(huán)路面積，這是因?yàn)檩d流回路對(duì)外的輻射與通過(guò)電流、環(huán)路面積和信號(hào)頻率成正比；

5）線路板插頭上多安排彼此分散的地線輸入腳，有助于減少線路板插腳配線的環(huán)路面積及地線阻抗；

6）減少導(dǎo)線的長(zhǎng)度，增加導(dǎo)線的寬度，有利于減少導(dǎo)線的阻抗。

（2）印刷線路的EMC布線設(shè)計(jì)

根據(jù)干擾電場(chǎng)分布圖進(jìn)行印刷線路EMC布線設(shè)計(jì)，其基本思想是把敏感線路放在干擾度較弱的區(qū)域。再根據(jù)己經(jīng)提出的“耦合系數(shù)”的概念，實(shí)時(shí)估算印刷線路間分布電容的大小，在設(shè)計(jì)時(shí)可及時(shí)對(duì)PCB進(jìn)行修改、改進(jìn)，能有效減小PCB的傳導(dǎo)干擾。

選擇合適的布局方案首先要計(jì)算出干擾源的干擾強(qiáng)度分布圖。大多數(shù)開(kāi)關(guān)電源的開(kāi)關(guān)頻率在幾十kHz到數(shù)MHz之間，故PCB表面的干擾電場(chǎng)可作準(zhǔn)靜態(tài)場(chǎng)分析，在此假設(shè)條件下，場(chǎng)量可寫(xiě)成相互獨(dú)立的空間和時(shí)間量的乘積。故位移電流J（x,y,z,t）可寫(xiě)成：

通過(guò)求拉普拉斯方程式 （2）可解出空間各點(diǎn)電位的空間分量 ，進(jìn)行運(yùn)算后乘以電介質(zhì)常數(shù)“可求得相應(yīng)的位移電流密度之空間分量 。經(jīng)可視化計(jì)算后，可獲相應(yīng)的干擾強(qiáng)度分布圖開(kāi)關(guān)電源PCB板的電磁兼容性研究

2.5 PCB抗干擾電路

對(duì)大型開(kāi)關(guān)電源的數(shù)字控制系統(tǒng)而言，各邏輯器件有相應(yīng)閥電平和噪聲容限，外來(lái)噪聲只要不超過(guò)邏輯器件的容限值，系統(tǒng)就能正常工作。然而一旦侵入系統(tǒng)的噪聲或干擾超過(guò)某種容限，此干擾信號(hào)就會(huì)被邏輯器件放大，成形，成為產(chǎn)生誤動(dòng)作的重要原因。單片機(jī)系統(tǒng)最敏感的是時(shí)鐘信號(hào)、復(fù)位信號(hào)和中斷信號(hào)，這三種信號(hào)線在布PCB時(shí)要特別注意，滿足功能的同時(shí)應(yīng)選擇頻率盡可能低的晶振。

看門(mén)狗電路是抗干擾措施之一，當(dāng)強(qiáng)電磁干擾，電網(wǎng)尖峰脈沖干擾使單片機(jī)系統(tǒng)出現(xiàn)死鎖，看門(mén)狗電路可以自動(dòng)檢測(cè)并使程序恢復(fù)運(yùn)行。

當(dāng)系統(tǒng)遭到較強(qiáng)干擾而失去正常工作狀態(tài)時(shí)，往往會(huì)使RAM中的數(shù)據(jù)遭到破壞，因此除了要對(duì)電源系統(tǒng)作精心的設(shè)計(jì)外，還必須設(shè)計(jì)出可靠的RAM保護(hù)電路。

對(duì)電路的數(shù)據(jù)總線，地址總線和控制總線進(jìn)行信息交換，若提高總線的負(fù)載能力，總線傳輸較長(zhǎng)時(shí)改善信號(hào)波形，此時(shí)需要配置三態(tài)緩沖門(mén)電路作為總線驅(qū)動(dòng)器。另外，要注意保證總線的負(fù)載平衡。

總線上安裝上拉電阻可以提高總線信號(hào)傳輸?shù)目煽啃?，不僅可以提高信號(hào)電平，還可以提高總線的抗電磁干擾能力、抑制靜電干擾、削弱反射波干擾。芯片具有內(nèi)置上拉電阻時(shí)，不用在外電路安裝上拉電阻。對(duì)于電路上的芯片引腳，將不使用的輸入端固定在高電平，可增強(qiáng)外部電磁干擾的抑制。