pcb板設(shè)計(jì)打樣技巧常見(jiàn)問(wèn)題分析

 1。如何選擇pcb板設(shè)計(jì)？

 pcb板設(shè)計(jì)的選擇必須在滿(mǎn)足設(shè)計(jì)要求與大規(guī)模生產(chǎn)和成本之間取得平衡設(shè)計(jì)要求包括兩個(gè)部分:電氣和機(jī)構(gòu)當(dāng)設(shè)計(jì)超高速印刷電路板(頻率大于千兆赫)時(shí)，這個(gè)材料問(wèn)題通常更為重要  例如，目前常用的FR-4材料由于其在幾千兆赫頻率下的介電損耗而對(duì)信號(hào)衰減有很大影響，這可能是不適用的。就電而言，應(yīng)注意介電常數(shù)和介電損耗是否適合設(shè)計(jì)頻率。  

  2。如何避免高頻干擾？

 避免高頻干擾的基本思想是將高頻信號(hào)電磁場(chǎng)的干擾降至最低，這種干擾稱(chēng)為串?dāng)_。  您可以加寬高速信號(hào)和模擬信號(hào)之間的距離，或者在模擬信號(hào)旁邊添加接地保護(hù)/梭道。還應(yīng)注意數(shù)字地到模擬地的噪聲干擾。  

  3。如何解決高速設(shè)計(jì)中的信號(hào)完整性問(wèn)題？

 信號(hào)完整性基本上是阻抗匹配的問(wèn)題  影響阻抗匹配的因素包括信號(hào)源結(jié)構(gòu)和輸出阻抗、走線(xiàn)特性阻抗、負(fù)載端子特性、走線(xiàn)拓?fù)浣Y(jié)構(gòu)等。  解決方案是終止和調(diào)整路由拓?fù)洹? 

  4。差分布線(xiàn)是如何實(shí)現(xiàn)的？

 差分對(duì)布線(xiàn)中有兩點(diǎn)需要注意。一是兩條線(xiàn)的長(zhǎng)度應(yīng)該盡可能長(zhǎng)。另一個(gè)是兩條線(xiàn)之間的間距(由差分阻抗決定)應(yīng)保持恒定，即平行。  有兩種平行的方式，一種是兩條線(xiàn)并排走在同一條線(xiàn)上，另一種是兩條線(xiàn)走在上下相鄰的層上(上下)  通常，前者是以多種方式并行實(shí)現(xiàn)的。  

  5。如何實(shí)現(xiàn)單輸出時(shí)鐘信號(hào)線(xiàn)的差分布線(xiàn)？

 只有當(dāng)信號(hào)源和接收端都是差分信號(hào)時(shí)，使用差分布線(xiàn)才有意義。  因此，差分布線(xiàn)不能用于只有一個(gè)輸出端的時(shí)鐘信號(hào)。  ？

  6。能否在接收端的差分線(xiàn)對(duì)之間添加匹配電阻？

 接收端差分線(xiàn)對(duì)之間的匹配電阻通常相加，其值應(yīng)等于差分阻抗值。  這樣，信號(hào)質(zhì)量會(huì)更好。  

  7。為什么差分對(duì)的接線(xiàn)應(yīng)該緊密且平行？

 差分對(duì)的接線(xiàn)應(yīng)適當(dāng)閉合和平行  所謂合適的方法是因?yàn)檫@個(gè)間距會(huì)影響差異嗎？差分阻抗值，是設(shè)計(jì)差分對(duì)的重要參數(shù)。  為了保持差分阻抗的一致性，還需要并行性。  如果兩條線(xiàn)相距較遠(yuǎn)或較近，差分阻抗將不一致，這將影響信號(hào)完整性和時(shí)序延遲。  

  8。如何處理實(shí)際布線(xiàn)中的一些理論沖突

  1?；旧?，劃分和隔離模擬/數(shù)字是正確的  應(yīng)該注意的是，信號(hào)路由不應(yīng)該盡可能地穿過(guò)護(hù)城河，并且電源和信號(hào)的返回電流路徑不應(yīng)該變得太大。  

  2。晶體振蕩器是一種模擬正反饋振蕩電路。為了獲得穩(wěn)定的振蕩信號(hào)，必須滿(mǎn)足環(huán)路增益和相位的規(guī)格。該模擬信號(hào)的振蕩規(guī)格容易受到干擾，即使增加接地保護(hù)走線(xiàn)，干擾也可能無(wú)法完全隔離。  此外，如果距離太遠(yuǎn)，接地層上的噪聲也會(huì)影響正反饋振蕩電路。  因此，晶體振蕩器和芯片之間的距離必須保持盡可能近。  

  3。誠(chéng)然，高速布線(xiàn)和電磁干擾要求之間存在許多沖突  但是，基本原理是，由于電磁干擾或鐵氧體磁珠增加了電阻和電容，不能導(dǎo)致信號(hào)的某些電氣特性不符合規(guī)格。  因此，最好通過(guò)布置布線(xiàn)和pcb板設(shè)計(jì)層壓來(lái)解決或減少電磁干擾問(wèn)題，例如內(nèi)部的高速信號(hào)布線(xiàn)  最后，使用電阻電容或鐵氧體磁珠來(lái)減少對(duì)信號(hào)的損害。  

  9。如何解決高速信號(hào)手動(dòng)接線(xiàn)和自動(dòng)接線(xiàn)之間的矛盾？

 大多數(shù)更強(qiáng)大的路由軟件的自動(dòng)路由器現(xiàn)在都設(shè)置了控制路由方法和過(guò)孔數(shù)量的限制。  每個(gè)EDA公司的卷繞引擎能力和約束設(shè)置項(xiàng)目有時(shí)差異很大。  例如，是否有足夠的約束來(lái)控制蛇形線(xiàn)的蜿蜒路徑，差分對(duì)的跡線(xiàn)間距是否可以被控制，等等。  這將影響自動(dòng)路由的路由方法是否符合設(shè)計(jì)者的想法  此外，手動(dòng)調(diào)整接線(xiàn)的難度也絕對(duì)與繞組引擎的能力有關(guān)。  例如，跡線(xiàn)的推動(dòng)能力、通孔的推動(dòng)能力，甚至跡線(xiàn)對(duì)銅涂層的推動(dòng)能力等。  因此，解決方案是選擇具有強(qiáng)繞組引擎能力的接線(xiàn)裝置。  

  10，關(guān)于試片  

 測(cè)試樣片用于測(cè)量生產(chǎn)的pcb板設(shè)計(jì)的特性阻抗是否符合時(shí)域反射計(jì)的設(shè)計(jì)要求  通常，要控制的阻抗包括單線(xiàn)和差分對(duì)  因此，測(cè)試樣片上跡線(xiàn)的線(xiàn)寬和距離(帶差分對(duì))應(yīng)與要控制的相同。  最重要的是測(cè)量期間接地點(diǎn)的位置。  為了降低接地引線(xiàn)的電感值，TDR探針接地的位置通常非?？拷盘?hào)測(cè)量的位置(探針尖端)，因此測(cè)試樣片上信號(hào)測(cè)量點(diǎn)和接地點(diǎn)之間的距離和方式應(yīng)與所用探針一致。